Digital — המדריך המלא: סימולטור לוגי עם ייצוא ל-VHDL ול-Verilog
Digital הוא סימולטור לוגי בקוד פתוח (GPLv3) שנכתב בהשראת Logisim, למטרות הוראה. מרכיבים מעגל דיגיטלי על משטח — שערים, דלגלגים, מונים וזיכרונות — ומריצים אותו צעד אחר צעד או ברציפות, עם הערך של כל חוט על המסך.
Digital — סימולטור לוגי
Helmut Neemann
בונים מעגל לוגי ורואים אותו פועל — כולל ייצוא ל-VHDL ול-Verilog.
להורדה מאתר היצרןמה מקבלים
- סינתזה מטבלת אמת — כותבים טבלה או ביטוי, ומקבלים מעגל ממוזער.
- ניתוח מעגל — מעגל קיים מתורגם בחזרה לטבלת אמת.
- בדיקות אוטומטיות — מקרי בדיקה שנשמרים עם המעגל ורצים בלחיצה.
- ייצוא ל-VHDL ול-Verilog — כולל תמיכה ישירה בכמה כרטיסי FPGA.
- מכונות מצבים — עורך פשוט שמייצר את המעגל המתאים.
מה ההבדל מ-Logisim
שניהם מתאימים לקורס מבוא בלוגיקה. היתרון של Digital הוא הגשר לעבודה מעשית: המעגל שנבנה בכיתה מיוצא ל-HDL ואפשר לצרוב אותו ל-FPGA, וניתן גם לשלב בו רכיבים שנכתבו ב-VHDL או ב-Verilog ולהריץ אותם דרך GHDL או Icarus Verilog. התוכנה כתובה ב-Java ורצה על כל מערכת הפעלה.
כלים קשורים
לחלופה הוותיקה והנפוצה בקורסים — Logisim Evolution. לסימולציית HDL — GHDL ו-Icarus Verilog.
Logisim-evolution
Logisim-evolution Team
בנייה וסימולציה של מעגלים לוגיים דיגיטליים, עם ייצוא ל-VHDL — הכלי של קורסי ספרתי.
להורדה מאתר היצרן
GHDL — סימולטור VHDL
GHDL Project
מהדר וסימולטור VHDL בקוד פתוח, לאימות תיאורי חומרה לפני סינתזה.
להורדה מאתר היצרן
Icarus Verilog
Stephen Williams
מהדר וסימולטור Verilog קלאסי, נוח לסביבות בדיקה וללימוד, עם פלט קובצי גלים.
להורדה מאתר היצרן
GTKWave
GTKWave Project
מציג גלי אותות לקובצי VCD — הצעד שאחרי סימולציית החומרה.
להורדה מאתר היצרןהשורה התחתונה
Digital הוא כלי הוראה מצוין שמוביל את הסטודנט מהשער הראשון ועד קוד שרץ על FPGA. חינמי לגמרי, גם לשימוש מסחרי.