OpenROAD — המדריך המלא: מימוש פיזי אוטומטי של שבבים דיגיטליים מ-RTL ל-GDSII

OpenROAD היא שרשרת כלים פתוחה למימוש פיזי של שבבים דיגיטליים, שמטרתה להגיע מ-RTL לקובץ GDSII בלי התערבות ידנית. יחד עם OpenROAD-flow-scripts היא עובדת עם ערכות תהליך פתוחות כמו SKY130 ו-GF180, ומשמשת במחקר, בהוראה ובפרויקטים שהגיעו לייצור בפועל.

OpenROAD

The OpenROAD Project

זרימה אוטומטית מ-RTL ועד GDSII לשבבים דיגיטליים — floorplan, מיקום, עץ שעון, ניתוב וניתוח תזמון.

הנדסת חשמלחינם לחלוטיןקוד פתוחLinuxתכן אלקטרוניקה (EDA)

להורדה מאתר היצרן

מה מקבלים

• Floorplan — תכנון שטח, מיקום פינים ורשת הזנה.
• מיקום — גלובלי ומפורט של התאים הסטנדרטיים.
• עץ שעון — סינתזה של רשת השעון.
• ניתוב — גלובלי ומפורט.
• ניתוח ובדיקות — חילוץ רכיבים טפיליים, ניתוח תזמון ובדיקות סיום.

מה צריך כדי להתחיל

סביבת Linux. בונים מקוד המקור או מריצים ב-Docker. הדרך הנוחה להתחלה היא OpenROAD-flow-scripts עם עיצוב לדוגמה וערכת SKY130. רישיון BSD-3-Clause, גם לשימוש מסחרי.

כלים קשורים

לסינתזה של קוד Verilog לרשת שערים — Yosys. לבדיקת קובץ ה-GDS שיצא — KLayout. לסימולציה מהירה של ה-RTL לפני המימוש — Verilator.

Yosys — סינתזת RTL ל-FPGA

YosysHQ / Claire Wolf

כלי סינתזה בקוד פתוח שממיר Verilog לרשת שערים לוגיים, בסיס לזרימת FPGA פתוחה לגמרי.

הנדסת חשמלחינם לחלוטיןקוד פתוחLinuxmacOSWindowsתכן אלקטרוניקה (EDA)

להורדה מאתר היצרן

KLayout

Matthias Köfferlein

צפייה ועריכה של שרטוטי מסכות לשבבים (GDS2, OASIS) — מהירה גם בקבצים ענקיים, עם DRC, LVS וסקריפטים.

הנדסת חשמלחינם לחלוטיןקוד פתוחLinuxmacOSWindowsתכן אלקטרוניקה (EDA)

להורדה מאתר היצרן

Verilator

Veripool

סימולטור Verilog מהיר במיוחד שמהדר ל-C++ — סטנדרט באימות חומרה פתוחה.

הנדסת חשמלהנדסת תוכנהחינם לחלוטיןקוד פתוחLinuxmacOSWindowsסימולציהתכן אלקטרוניקה (EDA)

להורדה מאתר היצרן

Magic VLSI

Tim Edwards (Open Circuit Design)

עורך layout ותיק לשבבים עם בדיקת חוקי תכנון בזמן אמת, חילוץ פרזיטים ותמיכה ב-GDS ו-LEF/DEF.

הנדסת חשמלחינם לחלוטיןקוד פתוחLinuxmacOSתכן אלקטרוניקה (EDA)

להורדה מאתר היצרן

השורה התחתונה

OpenROAD מאפשרת לסטודנטים ולצוותים קטנים לעבור את כל המסלול של שבב דיגיטלי עם כלים פתוחים — ללא רישיונות EDA יקרים.

קריאה נוספת

• Yosys — המדריך המלא: סינתזה של Verilog וזרימת FPGA פתוחה לגמרי
• KLayout — המדריך המלא: צפייה ועריכה של שרטוטי שבבים GDS ו-OASIS בחינם
• Verilator — המדריך המלא: סימולציית Verilog ו-SystemVerilog המהירה ביותר בחינם