GTKWave — המדריך המלא: צפייה וניתוח של גלים מסימולציה דיגיטלית בחינם
GTKWave הוא מציג גלים בקוד פתוח לתוצאות של סימולציה דיגיטלית. הסימולטור כותב קובץ עם כל שינויי האותות, ו-GTKWave מציג אותם על ציר זמן — כמו מודד לוגי, רק על התכנון שעדיין לא נצרב.
GTKWave
GTKWave Project
מציג גלי אותות לקובצי VCD — הצעד שאחרי סימולציית החומרה.
להורדה מאתר היצרןמה מקבלים
- פורמטים — VCD, FST, LXT ו-GHW, מכל הסימולטורים הפתוחים הנפוצים.
- עץ היררכיה — בוחרים אותות לפי מודול וגוררים לחלון התצוגה.
- אפיקים — הצגה בבסיס בינארי, הקסדצימלי או עשרוני, וגם כגרף אנלוגי.
- סמנים ומדידה — מדידת זמן בין אירועים וחיפוש ערך או מעבר.
- שמירת תצורה — קובץ שמור עם האותות והסדר, שנפתח שוב אחרי כל הרצה.
טיפ לעבודה
בסימולציות ארוכות עדיף לשמור בפורמט FST, שקטן ומהיר בהרבה מ-VCD. שומרים את קובץ התצורה בפרויקט, כך שאחרי כל שינוי בקוד מריצים שוב ופותחים את אותה תצוגה בלחיצה. GTKWave רק מציג — את הסימולציה מריצים בכלי אחר.
כלים קשורים
לסימולציית Verilog — Icarus Verilog או Verilator. לסימולציית VHDL — GHDL.
Icarus Verilog
Stephen Williams
מהדר וסימולטור Verilog קלאסי, נוח לסביבות בדיקה וללימוד, עם פלט קובצי גלים.
להורדה מאתר היצרן
Verilator
Veripool
סימולטור Verilog מהיר במיוחד שמהדר ל-C++ — סטנדרט באימות חומרה פתוחה.
להורדה מאתר היצרן
GHDL — סימולטור VHDL
GHDL Project
מהדר וסימולטור VHDL בקוד פתוח, לאימות תיאורי חומרה לפני סינתזה.
להורדה מאתר היצרן
Yosys — סינתזת RTL ל-FPGA
YosysHQ / Claire Wolf
כלי סינתזה בקוד פתוח שממיר Verilog לרשת שערים לוגיים, בסיס לזרימת FPGA פתוחה לגמרי.
להורדה מאתר היצרןהשורה התחתונה
GTKWave הוא החלון שדרכו רואים כל סימולציה דיגיטלית פתוחה. קטן, יציב וחינמי לחלוטין.